Радиомодуль FPGA DSP для узкополосной связи [ 150177

Я работаю над полноценным высокопроизводительным трансивером для узкополосного SSB/CW (и, возможно, также AM и FM) на коротких волнах и/или VHF (любительские радиодиапазоны) на основе обработки сигналов в FPGA вместе с 24-битным АЦП и очень быстрым DAC. Он автономен и не похож на большинство других проектов SDR, использующих ПК.

Он автономен и не похож на большинство других проектов SDR, использующих ПК.

См. https://www.youtube.com/watch?v=BCwOSmN_0kI для рабочей демонстрации.

На https://sm6vfz.wordpress.com/dspsdr-with-fpga/ есть черновой журнал проекта с некоторыми изображениями. Радиочастотная схема, включая синтезатор гетеродина, также строится с нуля.

Из лаборатории: Плата FPGA DSP для узкополосной радиосвязи. Благодаря Дэниелу мы можем представить блестящий дизайн. Давайте будем честными: вся заслуга принадлежит Дэниелу. Мы разработали печатные платы под руководством и исправлениями Дэниела. Мы начали этот проект в конце 2015 года, может показаться, что это большой срок, но теперь нам действительно есть что показать. (Текст Дэниела)Абстрактный Этот проект представляет собой плату для высокопроизводительной узкополосной радиосвязи. Он оснащен 24-битным АЦП для выборки на промежуточной частоте в режиме приема, FPGA Cyclone IV для обработки сигналов, высокоскоростным ЦАП для гетеродина и генерации сигнала передачи, кодированием звука для цифрового подключения к микрофону/динамику, TCXO для высокой стабильности частоты и интерфейс I2C или UART для хост-контроллера. Также представлена простая плата радиоинтерфейса, с помощью которой можно легко собрать коротковолновый трансивер.Описание схемы Сердце (или мозг) платы состоит из FPGA EP4CE10 Cyclone IV от Intel, ранее называвшейся Altera (IC4). Это чип, который можно настроить практически для любой цифровой функции. Его ворота подключаются при запуске в соответствии с прошивкой во внешней флэш-памяти (IC5), которая называется конфигурационной памятью. Для аудиовхода и вывода имеется «кодек» TLV320AIC20K (IC3), который состоит из двух АЦП и ЦАП с разрешением 16 бит и максимальной скоростью 25 кГц. Он включает в себя цифровой фильтр нижних частот 8 кГц, а также микрофонный усилитель и динамик, способный выдавать мощность 250 мВт на нагрузке 8 Ом. Для всех аналоговых аудиовходов/выходов предусмотрены выбираемые коэффициенты усиления/ослабления для регулировки громкости и т. д. Помимо подключения к динамику (К2) и микрофону (К3), к разъему К4 подключены и другие каналы, которые можно использовать для аудиоподключения к дополнительному оборудованию. . Основным входом на плату является дифференциальный сигнал, обычно в диапазоне сотен кГц, на K1. Он проходит дифференциальный операционный усилитель (IC1) и дискретный фильтр и, наконец, преобразуется в цифровую форму в 24-разрядном АЦП AD7760 (IC2). Этот чип имеет множество соединений питания, которые разделены напряжением и/или пассивной фильтрацией. Его главный тактовый сигнал поступает от FPGA и усиливается до напряжения 5 В с помощью IC8. На плате также имеется быстрый двухканальный ЦАП DAC5672 (IC6) с выходными трансформаторами для преобразования дифференциального сигнала в несимметричный и фильтрацией нижних частот, пропускающей сигналы частотой до 50 МГц. Два его выходных канала, называемые A и B, доступны на K8 и K9. Для синхронизации всего на плате имеется TCXO 20 МГц (IC7). Эти тактовые сигналы подаются на FPGA, а затем перераспределяются на периферийные микросхемы. Частоту можно точно настроить потенциометром P1. Также имеется вход для внешнего опорного источника, если он доступен (K5). В зависимости от наличия внешней ссылки TCXO может быть включен или выключен через T1. И сигнал от TCXO, и внешний опорный сигнал подаются на FPGA через небуферизованные инверторы, подключенные для аналогового усиления (IC9, IC10). Эти сигналы могут иметь умеренный размах напряжения. Тактовый сигнал делится на FPGA для генерации низкочастотного мигания светодиода 1, указывая, что тактовый сигнал работает и FPGA настроена. Напряжение питания 5 В, поступающее на K10, распределяется по четырем различным LDO (IC11-14) для создания напряжений, необходимых для различных микросхем: 1,2 В, 1,8 В, 2,5 В и 3,3 В. Интерфейс с главным контроллером состоит из двух контактов, предназначенных для связи I2C или UART, выбираемых с помощью перемычки (JP1). Есть также семь дополнительных GPIO (на K7), которые обычно используются для сигналов PTT (нажми и говори) и клавиш Морзе. Также должна быть возможность использовать эти контакты для аудиоввода/вывода I2S. Дополнительно имеется JTAG-интерфейс для программирования ПЛИС и ее конфигурационная память (К6).

Блог